Sử dụng chatbot AI để viết thư kinh doanh hoặc tạo video 4 giây đã trở nên quá phổ biến. Tương lai tiếp theo là sử dụng AI để thiết kế chip silic tùy chỉnh cho các dự án của bạn. Đó là lý do tại sao Efabless, một công ty chuyên sản xuất chip tùy chỉnh đang tổ chức cuộc thi để khuyến khích các nhà sản xuất thiết kế chip của họ với sự trợ giúp của AI.
Người chiến thắng của AI-Generated Open Silicon Design Challenge của Efabless sẽ có chip của họ được sản xuất hoàn toàn miễn phí. Cuộc thi đang mở, với việc nộp hồ sơ vào ngày 2 tháng 6.
Sử dụng AI để thiết kế chip như thế nào? Bạn có thể tin được ChatGPT và Google Bard có thể viết mã Verilog khi được yêu cầu. Verilog là một NGôn ngữ mô tả phần cứng (HDL) có thể được sử dụng trong quá trình sản xuất chip để chỉ ra các chi tiết chính về mạch kỹ thuật số và bộ đăng ký.
Trong quá trình thiết kế chip, Efabless cung cấp nhiều tài nguyên và hướng dẫn cho người dùng. Sau khi hoàn thành quá trình sản xuất, bạn sẽ nhận được các vật liệu đóng gói và các bảng đánh giá để kiểm tra sản phẩm của mình. Công ty tính phí 9.750 đô la cho mỗi dự án chipIgnite.
Người dùng có thể đăng ký tài khoản miễn phí tại Efabless và tìm hiểu nhiều nguồn tài nguyên và hướng dẫn của công ty. Những người dùng cũng có thể xem các thiết kế nguồn mở mà Efabless đã sản xuất, bao gồm bộ sinh VGA, DAC 10 bit với mạng nơ-ron tương tự và SoC khai thác tiền điện tử.
Để tham gia AI-Generated Open Silicon Challenge của Efabless, các thí sinh phải có ít nhất mã Verilog của chip của họ được sinh ra bởi AI và phải bao gồm tất cả các câu hỏi hoặc nhật ký phiên GPT tự động trong hồ sơ nộp. Các thiết kế phải mã nguồn mở để bất kỳ ai cũng có thể tái tạo chúng và phải được thực hiện bằng quy trình OpenLane chipIgnite. Các giải thưởng sẽ được xét duyệt bởi một bộ các chuyên gia và công bố người chiến thắng vào ngày 9 tháng 6 năm 2023.
Truy cập tức thì vào tin tức nóng hổi, đánh giá chi tiết và những lời khuyên hữu ích.
